(12) NACH DEM VERTRA ÜBER DIE INTERNATIONALE ZUSAMMENA IT AUF DEM GEBIET DES PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum Internationales Büro



(43) Internationales Veröffentlichungsdatum 18. März 2004 (18:03.2004)

PCT ...

(10) Internationale Veröffentlichungsnummer WO 2004/023658 A1

(51) Internationale Patentklassifikation7:

(21) Internationales Aktenzeichen:

PCT/EP2003/008323

H03M 1/00

(22) Internationales Anmeldedatum:

28. Juli 2003 (28.07.2003)

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:

Deutsch

(30) Angaben zur Priorität:

EP

02018602.9 102 37 856.8

19. August 2002 (19.08.2002) 19. August 2002 (19.08.2002)

- (71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, 80333 München (DE).
- (72) Erfinder; und
- (75) Erfinder/Anmelder (nur für US): FUCHS, Armin


[DE/DE]; Hauffstr. 16, 73326 Deggingen (DE). JELON-NEK, Björn [DE/DE]; Rohrweg 28, 89079 Ulm (DE). WOLFF, Gunter [DE/DE]; Loherstr. 5, 89081 Ulm (DE).

- (74) Gemeinsamer Vertreter: SIEMENS AKTIENGE-SELLSCHAFT; Postfach 22 16 34, 80506 München (DE).
- (81) Bestimmungsstaaten (national): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) Bestimmungsstaaten (regional): ARIPO-Patent (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), eurasisches Patent (AM, AZ, BY, KG, KZ, MD, RU, TJ,

[Fortsetzung auf der nächsten Seite]

(54) Title: CONFIGURATION FOR THE DIGITAL-ANALOG CONVERSION OF A HIGH-FREQUENCY DIGITAL INPUT SIGNAL INTO A CARRIER-FREQUENCY ANALOG OUTPUT SIGNAL

(54) Bezeichnung: ANORDNUNG ZUR DIGITAL-ANALOG-WANDLUNG EINES HOCHFREQUENTEN DIGITALEN EIN-GANGSSIGNALS IN EIN TRÄGERFREQUENTES ANALOGES AUSGANGSSIGNAL



(57) Abstract: The configuration for the digital-analog conversion comprises a delay device having at least one first delay element, whereby optional additional delay elements are connected downstream from the first in a serially consecutive manner. The digital input signal is connected to an input of the first delay element and is connected to an input of a first D/A converter. The first delay element is connected on the output side to an input of another D/A converted assigned thereto. The optional additional delay elements are each connected on the output side to an input of another D/A converter assigned to the respective delay element. All D/A converters are combined on the output side in a step-by-step manner so that output signals of all D/A converters form the analog output signal. A specific coefficient is assigned to each D/A converter, and a specific delay time is assigned to each delay element whereby realizing a filter characteristic.



TM), europäisches Patent (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR), OAPI-Patent (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

Veröffentlicht:

- mit internationalem Recherchenbericht

 vor Ablauf der für Änderungen der Ansprüche geltenden Frist; Veröffentlichung wird wiederholt, falls Änderungen eintreffen

Zur Erklärung der Zweibuchstaben-Codes und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

(57) Zusammenfassung: Die Anordnung zur Digital-Analog-Wandlung weist eine Verzögerungsglied auf, wobei gegebenenfalls weitere Verzögerungsglieder dem ersten seriell aufeinanderfolgend nachgeschaltet sind. Das digitale Eingangssignal ist einerseits an einen Eingang des ersten Verzögerungsglieds und andererseits an einen Eingang eines ersten D/A-Wandlers angeschaltet. Das erste Verzögerungsglied ist ausgangsseitig mit einem Eingang eines ihm zugeordneten weiteren D/A-Wandlers verbunden. Die gegebenenfalls weiteren Verzögerungsglieder sind jeweils ausgangsseitig mit einem Eingang eines dem jeweiligen Verzögerungsglied zugeordneten weiteren D/A-Wandlers verbunden. Alle D/A-Wandler werden ausgangsseitig stufenweise derart zusammengefasst sind, dass Ausgangssignale aller D/A-Wandler das analoge Ausgangssignal bilden. Jedem D/A-Wandler wird ein spezifischer Koeffizient und jedem Verzögerungsglied wird eine spezifische Verzögerungszeit derart zugeordnet, dass eine Filtercharakteristik realisiert wird.

Beschreibung

Anordnung zur Digital-Analog-Wandlung eines hochfrequenten digitalen Eingangssignals in ein trägerfrequentes analoges Ausgangssignal

Die Erfindung betrifft eine Anordnung zur Digital-Analog-Wandlung eines hochfrequenten digitalen Eingangssignals in ein trägerfrequentes analoges Ausgangssignal.

10

15

5

Es sind Architekturen zur Erzeugung eines breitbandigen, trägerfrequenten Ausgangssignals bekannt, bei denen in einem niedrigen Frequenzbereich ein digitales Eingangssignal mit Hilfe eines Digital-Analog-Wandlers in ein analoges Signal gewandelt und anschließend mit Hilfe einer oder mehrerer Mischerstufen in das trägerfrequente Ausgangssignal umgesetzt wird.

Weiterhin sind Digital-Analog-Wandler-Architekturen bekannt,

bei denen aus einem hochfrequenten digitalen Eingangssignal
ohne weitere Frequenzumsetzung ein trägerfrequentes Ausgangssignal erzeugt wird. Das trägerfrequente analoge Ausgangssignal weist dabei neben einer gewünschten Trägerfrequenz auch
unerwünschte Trägerfrequenzen auf, die beispielsweise durch
ein nichtideales digitales Eingangssignal bzw. durch verschiedene unerwünschte Modulationsmechanismen entstehen können.

Bei den beschriebenen Architekturen sind stets ausgangsseitig 30 angeordnete, kostenintensive Filter mit einer hohen Güte bzw. Mischer mit einer hohen Linearität notwendig, die jeweils auf einen gewünschten Trägerfrequenzbereich abzustimmen sind. Bei 15

20

einem gewünschten Wechsel des Trägerfrequenzbereichs müssen diese kostenaufwändig ausgetauscht werden.

Es ist daher Aufgabe der vorliegenden Erfindung, eine Anordnung zur Digital-Analog-Wandlung derart auszubilden, dass sie ohne großen Aufwand auf verschiedenen Trägerfrequenzbereiche abstimmbar ist.


Die Aufgabe der Erfindung wird durch die Merkmale des An10 spruchs 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Die erfindungsgemäße Anordnung zur Digital-Analog-Wandlung weist eine integrierte Filtercharakteristik auf, wodurch ausgangsseitig kostenintensive Mischer bzw. Filter eingespart werden.

Sie besteht aus mehreren, parallel zueinander angeordneten D/A-Wandlern, wobei den einzelnen D/A-Wandlern jeweils spezifische Koeffizienten zugeordnet sind. Dadurch wird eine optimale Anpassung an einen gewünschten Trägerfrequenzbereich ermöglicht.

Die erfindungsgemäße Anordnung ist auf verschiedene Träger25 frequenzbereiche abstimmbar, indem die Taktfrequenz der D/AWandler entsprechend geändert wird.

Erfindungsgemäß wird durch Wahl der den D/A-Wandlern spezifisch zugeordneten Koeffizienten und der den Verzögerungs30 gliedern spezifisch zugeordneten Verzögerungszeiten besonders
bevorzugt eine FIR-Filtercharakteristik realisiert bzw. in
der Anordnung integriert. Die aufeinanderfolgenden Koeffizienten entsprechen einer Abtastung einer Impulsantwort von



einem Filter, das eine gewünschte Filtercharakteristik aufweist. Dadurch weist das trägerfrequente Ausgangssignal vergleichend zu einer Realisierungsform ohne Filtercharakteristik eine höhere spektrale Reinheit auf.

5

10

Die erfindungsgemäß integrierte FIR-Filtercharkteristik ist mit Hilfe einer Taktfrequenz eines Taktsignals skalierbar. Diese kann von der Taktfrequenz der A/D-Wandler abgeleitet oder mit ihr identisch sein. Da sich die Taktfrequenz meist proportional mit der Trägerfrequenz ändert, erfolgt bei der vorliegenden Erfindung die Anpassung der Filtercharakteristik automatisch.

Bei einer Änderung des gewünschten Trägerfrequenzbereichs

15 wird die FIR-Filtercharkterisitik über die Taktfrequenz entsprechend neu eingestellt. Ein Austausch von HardwareKomponenten entfällt.

Entsprechen die Genauigkeit und die Anzahl der FIR-Filter20 koeffizienten den Anforderungen eines neuen Mobilfunkstan, dards, so ist ein direktes Umschalten des Frequenzbereiches
über die Taktfrequenz möglich, wobei das Umschalten mit Hilfe
von Software realisierbar wäre.

Die erfindungsgemäße Anordnung ermöglicht für beliebige Trägerfrequenzbereiche, den Filteraufwand durch Vorfilterung erheblich zu minimieren. Zusammen mit einer entsprechenden
Leistungsendstufe wird ein senderseitiger Verzicht auf frequenzspezifische Filter hoher Güte ermöglicht.

30

Mit Hilfe der erfindungsgemäßen Anordnung ist insbesondere ein durch $\Sigma\Delta$ -Wandler geformtes Quantisierungsrauschen des Eingangssignals leicht zu unterdrücken.

5

20

Die Filterfunktion der erfindungsgemäßen Anordnung ist durch die Signalform, die jeder D/A-Wandler pro Datum oder Bit ausgibt, beeinflussbar. Mit Hilfe einer geeigneten Signalform, wie beispielsweise Mehrfachpulsen, die aus mehreren Pulsen pro Datum bestehen, ist die Filterfunktion gezielt zu verbessern.

Im Folgenden wird ein Ausführungsbeispiel der Erfindung an-10 hand einer Zeichnung näher erläutert. Dabei zeigt:

- FIG 1 ein Blockschaltbild einer erfindungsgemäßen Anordnung zur Digital-Analog-Wandlung, und
- FIG 2 vergleichend mit FIG 1 ein Ausführungsbeispiel einer erfindungsgemäßen Anordnung zur Digital-AnalogWandlung.

FIG 1 zeigt ein Blockschaltbild einer erfindungsgemäßen Anordnung zur Digital-Analog-Wandlung.

Ein hochfrequentes digitales Eingangssignal DE gelangt einerseits an eine Verzögerungseinrichtung VZ und andererseits an eine Wandlungseinrichtung WD.

Die Verzögerungseinrichtung VZ weist n seriell aneinandergeschaltete Verzögerungsglieder VG1, VG2, VG3, ..., VGn auf, denen jeweils eine spezifische Verzögerungszeit τ1, τ2, τ3, ..., τη zugeordnet ist. Jedes einzelne der Verzögerungsglieder VG1 bis VGn ist ausgangsseitig mit jeweils einem Ausgang VA1, VA2, VA3, ..., VAn der Verzögerungseinrichtung VZ verbunden. Über jeden dieser Ausgänge VA1 bis VAn gelangt ein diesem jeweils zugeordnetes, vom jeweiligen Verzögerungsglied VG1 bis VGn gebildetes Verzögerungssignal VS1, VS2, VS3, ...,

10

15

VSn an jeweils einen Eingang WE1, WE2, WE3, ..., WEn der Wandlungseinrichtung WD.

Die Wandlungseinrichtung WD weist insgesamt n+1 D/A-Wandler 5 W0, W1, ..., Wn auf, die zueinander parallel angeordnet sind.

Ein erster D/A-Wandler WO erhält als Eingangssignal das digitale Eingangssignal DE über einen Eingang WEO der Wandlungseinrichtung WD. Die anderen n D/A-Wandler erhalten über entsprechend zugeordneten Eingänge WEI bis WEn die Verzögerungssignale VSI bis VSn als Eingangssignal.

Jedem einzelnen der n+1 D/A-Wandler WEO bis WEn der Wandlungseinrichtung WD ist jeweils ein spezifischer Koeffizient kO, k1, ..., kn zugeordnet.

Die einzelnen D/A-Wandler WO bis Wn sind ausgangsseitig, beispielsweise mit Hilfe von n Addiereinrichtungen AE1, AE2,
..., AEn, zusammengefasst. Mit Hilfe der Addiereinrichtungen
20 AE1 bis AEn werden n+1 Ausgangssignale ASO, AS1, ..., ASn der
n+1 D/A-Wandler zu einem trägerfrequenten analogen Ausgangssignal AA addiert.

Zu beachten ist, dass die digitalen Eingangssignale DE und
25 VS1 bis VSn bei der D/A-Wandlung in den jeweiligen D/AWandlern WO bis Wn mit den jeweils zugeordneten Koeffizienten
kO bis kn gewichtet werden.

Diese Koeffizienten kO bis kn der D/A-Wandler WO bis Wn und die Verzögerungszeiten tl bis tn der Verzögerungsglieder VGl bis VGn werden dabei derart festgelegt, dass die erfindungsgemäße Anordnung zur Digital-Analog-Wandlung eine gewünschte FIR-Filtercharakteristik aufweist.

FIG 2 zeigt vergleichend mit FIG 1 ein Ausführungsbeispiel einer erfindungsgemäßen Anordnung zur Digital-Analog-Wandlung.

5

10

15

20

Die einzelnen D/A-Wandler WO bis Wn sind als 1Bit-D/A-Wandler und die Verzögerungsglieder VGl bis VGn als D-Latch realisiert. Sowohl die D/A-Wandler WO bis Wn als auch die Verzögerungsglieder VGl bis VGn sind mit einem Taktsignal CLK getaktet.

Am D-Eingang eines ersten D-Latch bzw. eines ersten Verzögerungsglieds VG1 ist das digitale Eingangssignal DE angeschaltet. Ausgangsseitig ist das erste Verzögerungsglied VG1 über seinen Q-Ausgang mit einem D-Eingang des nächsten Verzögerungsglieds VG2 verbunden, usw.

Durch das Taktsignal CLK entsprechen die den einzelnen Verzögerungsgliedern VGl bis VGn zugeordneten spezifischen Verzögerungszeiten t1 bis tn, wie hier dargestellt, einer halben Taktperiode des Taktsignals CLK, das ebenfalls an den D/A-Wandlern WO bis Wn anliegt. Jedes einzelne Verzögerungsglied bzw. D-Latch verzögert um jeweils eine halbe Taktperiode.

Für die Verzögerungsglieder VG1 bis VGn sind jedoch auch kleinere Teile der Taktperiode des Taktsignals CLK verwendbar. Dadurch wird eine feinere Anpassung an eine Impulsantwort einer gewünschten Filtercharakteristik ermöglicht. Dadurch wird wiederum die Nyquistfrequenz der Filtercharakteristik vervielfacht und der Alias-Effekt unterdrückt.

Die jeweils den einzelnen D/A-Wandlern WO bis Wn zugeordneten Koeffizienten kO bis kn werden mit Hilfe von Referenzstrom-

quellen k_i *Iref (mit i=0 bis n) eingestellt, die die Größe der Ausgangssignale ASO bis ASn bestimmen.

Sind zur Realisierung der FIR-Filtercharakteristik negative Faktoren bei den Koeffizienten k0 bis kn erforderlich, so werden entsprechende Ausgänge bei den betroffenen D/A-Wandlern vertauscht.

Beispielhaft ist dies für die Koeffizienten k2 und kn gezeigt. Vergleichend mit dem D/A-Wandler W1 wurden bei den
entsprechenden D/A-Wandlern W2 und Wn die Anschlüsse für die
Ausgänge ausgetauscht - siehe jeweils Detail D.

Die Ausgangssignale ASO bis ASn der D/A-Wandler WO bis Wn werden zeitgleich aufsummiert und bilden das analoge Ausgangssignal AA.

Das hochfrequente digitale Eingangssignal DE kann bei der vorliegenden Erfindung auch breitbandig ausgestaltet sein.

WO 2004/023658

Patentansprüche

5

15

20

- Anordnung zur Digital-Analog-Wandlung eines hochfrequenten digitalen Eingangssignals (DE) in ein trägerfrequentes analoges Ausgangssignal (AA),
 - bei der eine Verzögerungseinrichtung (VZ) mindestens ein erstes Verzögerungsglied (VG1) aufweist und weitere Verzögerungsglieder (VG2,...,VGn) dem ersten seriell aufeinanderfolgend nachgeschaltet sind,
- bei der das digitale Eingangssignal (DE) einerseits an einen Eingang des ersten Verzögerungsglieds (VG1) und andererseits an einen Eingang eines ersten D/A-Wandlers (W0) angeschaltet ist,
 - bei der das erste Verzögerungsglied (VG1) ausgangsseitig mit einem Eingang eines ihm zugeordneten weiteren D/A-Wandlers (W1) verbunden ist und gegebenenfalls jedes weitere Verzögerungsglied (VG2,...,VGn) ausgangsseitig mit einem Eingang eines dem jeweiligen Verzögerungsglied (VG2,...,VGn) zugeordneten weiteren D/A-Wandlers (W2,...,Wn) verbunden ist,
 - bei der alle D/A-Wandler (W0,...,Wn) ausgangsseitig stufenweise derart zusammengefasst sind, dass Ausgangssignale (AS0,...,ASn) aller D/A-Wandler (W0,...,Wn) das analoge Ausgangssignal (AA) bilden, und
- bei der jedem D/A-Wandler (W0,...,Wn) ein spezifischer Koeffizient (k0,...,Kn) und jedem Verzögerungsglied (VG1,...,VGn) eine spezifische Verzögerungszeit (τ1,...,τn) zur Realisierung einer Filtercharakteristik zugeordnet sind.

 Anordnung nach Anspruch 1, bei der an jedem einzelnen D/A-Wandler (W0,..., Wn) ein identisches Taktsignal (CLK) angeschaltet ist.

5

3. Anordnung nach Anspruch 2, bei der die den Verzögerungsgliedern (VG1,..., VGn) spezifisch zugeordneten Verzögerungszeiten (\tau1,...,\taun) einer vollen Taktperiode oder einer Teiltaktperiode des Taktsignals (CLK) entsprechen.

10

4. Anordnung nach einem der vorhergehenden Ansprüche, bei der die spezifischen Koeffizienten (k0,...,kn) und die spezifischen Verzögerungszeiten (τ1,...,τn) derart gewählt sind, dass eine FIR-Filtercharakteristik realisiert wird.

15

30

- 5. Anordnung nach einem der vorhergehenden Ansprüche, bei der die Verzögerungsglieder (VG1,..., VGn) als mit dem Taktsignal (CLK) getaktete D-Latch ausgebildet sind.
- 6. Anordnung nach einem der vorhergehenden Ansprüche, bei der die D/A-Wandler (W0,..., Wn) als 1Bit-D/A-Wandler ausgebildet sind.
- 7. Anordnung nach einem der vorhergehenden Ansprüche, bei der die D/A-Wandler (WO,..., Wn) ausgangsseitig mittels Addiereinrichtungen (AE1,..., AEn) zusammengefasst sind.
 - Anordnung nach einem der vorhergehenden Ansprüche, bei der die den Verzögerungsgliedern (VG1,...,VGn) zugeordneten Verzögerungszeiten (τ1,...,τn) gleich sind.


9. Anordnung nach einem der vorhergehenden Ansprüche, bei der die Ausgangssignale (ASO,...,ASn) der D/A-Wandler (WO,...,Wn) zur Verbesserung der Filterfunktion jeweils eine Mehrfachpulsfolge aufweisen.


5

10. Anordnung nach einem der vorhergehenden Ansprüche, bei der das digitale Eingangssignal (DE) breitbandig ist.

10

FIG 1





A. CLASSIF IPC 7	CATION OF SUBJECT MATTER H03M1/00		
	International Patent Classification (IPC) or to both national classification	on and IPC	
B. FIELDS S	SEARCHED currentation searched (classification system followed by classification	symbols)	
IPC 7	HO3M	Symbols,	
Documentali	on searched other than minimum documentation to the extent that suc	h documents are included in the fields sea	arched
Electronic da	ata base consulted during the international search (name of data base	and, where practical, search terms used)	
EPO-Int	cernal, PAJ		
	WITE CONSIDERED TO SE SELEVANT		
	ENTS CONSIDERED TO BE RELEVANT	rent neesenee	Relevant to claim No.
Category °	Citation of document, with indication, where appropriate, of the relevance	ant passages	
X	JANSSON C ET AL: "A 1-MHz and 16- Sigma//spl Delta/ DAC with a 224th reconstruction FIR-filter using or	n-order	1-10
	nonzero taps" ASIC CONFERENCE AND EXHIBIT, 1994		
	PROCEEDINGS., SEVENTH ANNUAL IEEE INTERNATIONAL ROCHESTER, NY, USA	19-23	
	SEPT. 1994, NEW YORK, NY, USA, IEE 19 September 1994 (1994-09-19),	pages	
	29-32, XP010140531 ISBN: 0-7803-2020-4		
	figure 5A	_	
X	US 5 323 157 A (IRWIN JAMES S ET 21 June 1994 (1994-06-21) figure 3	AL)	1–10
		/	
		,	
X Fur	ther documents are listed in the continuation of box C.	X Patent family members are listed	lin annex.
* Special c	alegories of cited documents:	"T" later document published after the Into	ernational filing date
A docum	ent defining the general state of the art which is not dered to be of particular relevance	cited to understand the principle or the invention	eory underlying the
filing	date	"X" document of particular relevance; the cannot be considered novel or cannot be considered nov	t be considered to
which	ieni which may throw doubts on priority claim(s) or n is cited to establish the publication date of another on or other special reason (as specified)	involve an inventive step when the de "Y" document of particular relevance; the cannot be considered to involve an in	claimed invention
'O' docur	ment referring to an oral disclosure, use, exhibition or means	document is combined with one or m ments, such combination being obvious	ore other such docu-
P docum	nent published prior to the international filing date but than the priority date claimed	in the art. *&* document member of the same paten	t family
Date of the	e actual completion of the international search	Date of mailing of the international se	earch report
,	18 December 2003	14/01/2004	
Name and	mailing address of the ISA	Authorized officer	
	European Patent Office, P.B. 5818 Patentlaan 2 NL – 2280 HV Rijswijk Tel. (+31–70) 340–2040, Tx. 31 651 epo nl, Fax: (+31–70) 340–3016	Müller, U	



Internation PCT/EP 03/08323

	TO A CONTRACT OF THE PARTY OF THE PARTY.	101/21 00/00020
	ation) DOCUMENTS CONSIDERED TO BE RELEVANT Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Ficiorali to desirito.
Α	EP 0 344 998 A (BRITISH TELECOMM) 6 December 1989 (1989-12-06) figure 2	1-10
A	US 5 625 360 A (GARRITY DOUGLAS A ET AL) 29 April 1997 (1997-04-29) figure 1	1-10
A	PATENT ABSTRACTS OF JAPAN vol. 017, no. 531 (E-1438), 24 September 1993 (1993-09-24) & JP 05 145423 A (SONY CORP), 11 June 1993 (1993-06-11) abstract	1-10

Patent document cited in search report		Publication date		Patent family member(s)	Publication date
US 5323157	Α	21-06-1994	NONE		
EP 0344998	A	06-12-1989	AT AU AU CA DE DE DK EP WO JP US	115341 T 638674 B2 3696589 A 4885393 A 1334872 C 68919752 D1 68919752 T2 284490 A 0344998 A1 0604397 A2 8912358 A1 3504788 T 5008674 A	15-12-1994 08-07-1993 05-01-1990 09-12-1993 21-03-1995 19-01-1995 18-05-1995 29-11-1990 06-12-1989 29-06-1994 14-12-1989 17-10-1991 16-04-1991
US 5625360	Α	29-04-1997	NONE		
JP 05145423	Α	11-06-1993	NONE		

s Aktenzeichen PCT/EP 03/08323

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES IPK 7 H03M1/00

Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK

B. RECHERCHIERTE GEBIETE

Recherchlerter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole) IPK 7 - H03M

Recherchlerte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchlerten Gebiete fallen

Während der Internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)

EPO-Internal, PAJ

Kategorie°	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Telle	Betr. Anspruch Nr.	
X	JANSSON C ET AL: "A 1-MHz and 16-bit /spl Sigma//spl Delta/ DAC with a 224th-order reconstruction FIR-filter using only 9 nonzero taps" ASIC CONFERENCE AND EXHIBIT, 1994. PROCEEDINGS., SEVENTH ANNUAL IEEE INTERNATIONAL ROCHESTER, NY, USA 19-23 SEPT. 1994, NEW YORK, NY, USA, IEEE, 19. September 1994 (1994-09-19), Seiten 29-32, XP010140531 ISBN: 0-7803-2020-4 Abbildung 5A	1-10	
X	US 5 323 157 A (IRWIN JAMES S ET AL) 21. Juni 1994 (1994-06-21) Abbildung 3/	1-10	

Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen	X Slehe Anhang Patentfamilie
 Besondere Kategorien von angegebenen Veröffentlichungen : 'A' Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist 'E' älleres Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist 'L' Veröffentlichung, die geeignel ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt) 'O' Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht 'P' Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist 	 *T* Spätere Veröffentlichung, die nach dem Internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis-des der Erfindung zugrundellegenden Prinzips oder der ihr zugrundellegenden Theorie angegeben ist *X* Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden *Y* Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung dir einen Fachmann naheliegend ist *&* Veröffentlichung, die Mitglied derselben Patentfamilie ist
Datum des Abschlusses der Internationalen Recherche	Absendedatum des Internationalen Recherchenberichts
18. Dezember 2003	14/01/2004
Name und Postanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentiaan 2 NL – 2280 HV Rijswijk	Bevollmächtigter Bedlensteter
Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Müller, U



Internati	s Aktenzeichen
PCT/EP	03/08323

C.(Fortsetz	ung) ALS WESENTLICH ANGESEHENE UNTERLAGEN	
Kategorie®	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
A	EP 0 344 998 A (BRITISH TELECOMM) 6. Dezember 1989 (1989-12-06) Abbildung 2	1-10
A	US 5 625 360 A (GARRITY DOUGLAS A ET AL) 29. April 1997 (1997-04-29) Abbildung 1	1-10
A	PATENT ABSTRACTS OF JAPAN vol. 017, no. 531 (E-1438), 24. September 1993 (1993-09-24) & JP 05 145423 A (SONY CORP), 11. Juni 1993 (1993-06-11) Zusammenfassung	1-10

Im Recherchenbericht angeführtes Patentdokument		Datum der Veröffentlichung	Mitglied(er) der Patentfamilie		Datum der Veröffentlichung	
US	5323157	Α	21-06-1994	KEINE		
EP	0344998	Α	06-12-1989	AT AU	115341 T 638674 B2	15-12-1994 08-07-1993
				AU AU	3696589 A 4885393 A	05-01-1990 09-12-1993
				CA	1334872 C	21-03-1995
				DE DE	68919752 D1 68919752 T2	19-01-1995 18-05-1995
				DK Ep	284490 A 0344998 A1	29-11-1990 06-12-1989
				EP WO	0604397 A2 8912358 A1	29-06-1994 14-12-1989
				JP US	3504788 T 5008674 A	17-10-1991 16-04-1991
US	5625360	A	29-04-1997	KEINE		
JP	05145423	Α	11-06-1993	KEINE		